Arquitectura de Computadoras: Memoria, Procesadores y Paralelismo
Clasificado en Informática
Escrito el en 
español con un tamaño de 3,18 KB
Memoria y Rendimiento
En los últimos años el ancho de banda de la memoria: Ha mejorado mucho más que la latencia.
Benchmarks
El benchmark SPEC: Forma parte de SPEC.
Fiabilidad
La fiabilidad es una función de probabilidad R, tal que R(0) siempre vale: 1
La fiabilidad es una función de probabilidad R, tal que R(1) siempre vale: Un valor entre 0 y 1
La fiabilidad es una función de probabilidad R, tal que R(infinito) siempre vale: 0
RAID
Seleccione la opción correcta sobre RAID0: La capacidad de almacenamiento es la suma de las capacidades individuales.
La distribución de bloques (striping) se corresponde con: RAID0
Procesadores MIPS y Pipeline
En un procesador MIPS con un pipeline de cinco etapas: La latencia ideal es de 5 ciclos y el throughput es de 1 instrucción ciclo.
En un procesador MIPS con un pipeline de cinco etapas, la actualización del contador de programa se realiza en la etapa es: Captación
En un procesador MIPS con un pipeline de cinco etapas, la extensión de signo de los desplazamientos se realiza en la etapa de: Decodificación
Riesgos en Pipelines
Un riesgo de tipo RAW: Se conoce también como dependencia verdadera.
Un riesgo de tipo WAW: Se conoce también como dependencia de salida.
Indique cuál de los siguientes no es un tipo de riesgo que puede producirse en un pipeline: Riesgo de dependencia
En un pipeline, la técnica del forwarding se utiliza para resolver: Dependencias de datos de tipo RAW
Optimización de Código
El desenrollamiento de bucles: Aumenta el ILP disponible.
En el desenrollamiento de bucles: Aumenta la longitud de bloque básico.
La efectividad aproximada del compilador para las bifurcaciones retrasadas con una ranura de retraso viene dada por el siguiente hecho: Rellena en torno al 50% de los slots de forma útil.
Predicción de Saltos
En un predictor por turnos, la selección del predictor se realiza: Mediante un contador con saturación.
Un predictor de saltos por turnos: Combina un predictor local y un predictor global.
Procesadores Superescalares
En un procesador superescalar estático: No hay ejecución fuera de orden.
Un procesador superescalar: Puede emitir más de una instrucción por ciclo.
Multi-hilo
En el multi-hilo de grano grueso: Se debe vaciar o congelar el pipeline.
Bloques Básicos
Se denomina bloque básico a: Una secuencia de instrucciones sin saltos.
Arquitectura Segmentada
Con el uso de una arquitectura segmentada: Aumenta el throughput.
Planificación Dinámica
Con la planificación dinámica: La etapa de decodificación se separa en dos etapas diferenciadas.