Gestión de Memoria y Protección en Sistemas Informáticos

Memoria Caché

Modificado: Quiere decir que hay datos o instrucciones en esa línea de caché que están modificados y no los comparte con ninguna otra caché. Exclusivo: Este dato está solamente en esa memoria caché y no está modificado. Simultáneo: Esa línea posee un dato que no está modificado pero que la comparte con otras memorias cachés, estando modificado en una. Inválido: Una línea pasa a ser inválida cuando el contenido no vale para nada. TLB es una memoria caché administrada por la MMU, que contiene partes de la tabla de paginación, es decir, relaciones entre direcciones virtuales y físicas (soluciona la lentitud de acceso a memoria).

Seguridad

Caballo de Troya: Se produce cuando un segmento de un código inferior puede acceder a un privilegio mayor. Evitar el uso de segmentos ajustables y usar puertas en el privilegio correspondiente.

Gestión de Tareas

TSS: Información necesaria para la conmutación de tareas. Las TSS (una por tarea) se ubican en la GDT. El tipo es 10b1. Se puede conmutar de tarea mediante una instrucción JMP o CALL o interrupción.

Tipos de Pila

Los tipos de pila son segmentos expandibles hacia arriba o abajo. - FIFO: Extrae el primer elemento almacenado (PUSH). - LIFO: Extrae el último elemento almacenado (PUSH).

Alias y Puertas

Alias: Los descriptores que hay que poner en todos los segmentos de sistema que no se pueden escribir. Por ello hay que crear otro descriptor que redefiniese el segmento como un segmento de datos, de tal manera que entraremos por ese descriptor para escribir o entraremos por el descriptor normal para ejecutar un programa o cuando se iba a acceder a una LDT. Se puede poner para cualquier segmento. PE y PI: Puerta de excepción IF = 1 permite atender la interrupción mascable y la interrupción no mascable IF = 0. Campos (selector, desplazamiento, DPL, tipo), diferencia de 1 bit que determina la activación de IF.

Tipos de Caché

Caché Totalmente Asociativa: Se caracteriza porque cualquier posición de la memoria principal se ubica en cualquier posición de la memoria caché. Se usan comparadores de 32 bits, muy caros, con buenos algoritmos.

Caché Asociativa de 1 Vía: La memoria principal se divide en bloques de 256 bytes. Habrá 1K bloques, 1024 bloques. Cada posición de un bloque de la memoria principal sólo puede ir a la misma posición de la caché. Caché Asociativa de N Vías: Su funcionamiento es similar al de 1 vía pero la caché se va a descomponer en varias vías, no en una sola. Ahorra gran cantidad de bits debido a que hay correspondencia entre las posiciones de las páginas de la memoria principal y las posiciones de la caché.

Protocolo MESI

El protocolo MESI asigna 4 estados diferentes a cada línea (gestionados por los bits MESI), que definen si una línea es válida (si existe presencia o no), si está disponible para otras cachés, o ha sido modificada. Estos estados pueden ser modificados bien por el propio procesador, o bien por unidades lógicas externas tales como otros procesadores o el controlador caché L2.

Tipos de Memoria RAM

DRAM: Memoria volátil que almacena bits de datos en transistores. SRAM: Proporciona baja latencia y acceso a datos de alta velocidad.

Modelos de Memoria

Modelo Plano (Modo Protegido / Solo Paginación): Va de la dirección lineal al espacio de direcciones físicas directamente.

Modelo Segmentado (Modo Protegido): Hay un offset y selector de segmentos que apuntan a unas tablas.

Modelo Real: El selector de segmento apunta directamente al espacio de direcciones físicas que está dividido en porciones iguales.