Implementación de Control PWM para Servomotores en Sistemas Digitales

PWM Offset

La señal cuadrada con Duty Cycle variable (de 0 a 100%) se utiliza en el acondicionamiento de señales mediante dos procesos clave:

• Amplificación: Se amplifica la salida del offset 3.63 veces.
• Referencia: Se ajusta la tensión de referencia de la placa de acondicionamiento para ubicar los 0 grados del servomotor y centrarlo en la maqueta.

El sistema se basa en un contador de 6 bits de ciclo continuo (clock 1024) y un contador de 0 a 63 con entradas Up/Down (U/D). En Quartus, estas entradas se gestionan mediante dos pulsadores asignados a pines distintos, operando a una frecuencia aproximada de 65 kHz. El reset se mantiene a VCC para evitar reinicios no deseados. Al comparar el contador con límites frente a un valor fijo, se utiliza la salida de comparación A > B.

PWM Servo

La señal de control requiere un periodo de 20 ms, con pulsos variables entre 1 ms y 2 ms. Aunque el rango operativo del servo es de 0.5 ms a 2.5 ms (correspondientes a -90° y 90°), se limita el rango de 1 ms a 2 ms (-45° a 45°) para evitar esfuerzos mecánicos excesivos.

Las entradas del bloque PWM son las salidas de la placa de acondicionamiento: S, LD, P1, P2, CLK y CLK1.

Máquina de Control

Esta unidad habilita el movimiento del servo, gestionando las señales de Enable y U/D. Su función principal es compensar la posición central del sistema cuando la intensidad lumínica es uniforme.

Se incluye una salida adicional, EN2, que activa un segundo servomotor. Este se habilita únicamente cuando el primer servo está en reposo y se detecta luz en el LDR central. Las tres salidas principales (E, U/D y EN2) controlan los contadores, determinando el sentido de giro y la habilitación de los límites.

Máquina del Bloque T20D5

Este bloque genera una señal constante de 20 ms (1 ms en nivel alto y 19 ms en nivel bajo) a una frecuencia de 50 Hz.

Procesamiento de señales

• Tras la señal del bloque, se integran los contadores (con y sin límites).
• El bloque permite ensanchar el pulso de 1 ms a 2 ms, ajustándose al valor del contador con límites.
• Se niega la salida del bloque para resetear el Flip-Flop durante el primer milisegundo, dado que los FF se reinician con nivel bajo (0).
• El PWM final realiza el ensanchamiento de la señal según los requerimientos del sistema.

Finalmente, los 6 bits de salida de los contadores controlan los displays del codificador de ángulos.