Sistemes Seqüencials: Classificació, Disseny i Implementació

Sistemes Seqüencials

Sistemes Seqüencials (SS): Es caracteritzen perquè l'estat lògic de la sortida no depèn només de l'estat lògic de les variables d'entrada, sinó també de l'estat intern del sistema. El seu comportament no es pot descriure mitjançant una taula de veritat.

Tipus de Sistemes Seqüencials

• Asíncrons: Es donen quan l'estat intern evoluciona per la modificació dels valors de les variables d'entrada.
• Síncrons: Evolucionen a causa dels impulsos d'un generador o rellotge del sistema; poden actuar per flanc o per nivell.

Models de Sistemes Seqüencials

• Mealy: Les variables de sortida s'obtenen a partir de la combinació de les variables d'entrada i de les variables de l'estat intern.
• Moore: Les variables de sortida s'obtenen només a partir de les variables de l'estat intern.

Biestables

Els biestables són elements de memòria que permeten emmagatzemar un bit d'informació i, per tant, poden produir dos estats estables.

Biestables Asíncrons

• Biestable RS: Aquests biestables, segons els valors de les seves dues entrades (R i S), permeten forçar a 0 (reset) o a 1 (set) el valor de la seva sortida, però també permeten mantenir l'estat intern del biestable i, així, el valor de la seva sortida.
• Biestable J-K: Són una evolució dels biestables RS. El funcionament és similar, i la diferència rau en el fet que l'entrada 11, que estava prohibida en el biestable RS, en aquest està permesa i el que fa és negar l'estat lògic del bit emmagatzemat dins del biestable.

Biestables Síncrons

Els biestables síncrons, a part de tenir les entrades i sortides de dades, tenen una entrada per al generador d'impulsos o rellotge (clock).

• Biestables sincronitzats per nivell: El clock permet l'entrada de dades i, per tant, les transicions de l'estat intern del biestable durant tot el temps que el clock està actiu en un nivell (0 o 1).
• Biestables sincronitzats per flanc: El clock permet l'entrada de dades i, per tant, les transicions de l'estat intern del biestable quan hi ha un flanc (canvi de nivell).
• Biestable D amb flancs ascendents: Són una variació dels biestables JK fent 'D=J=K'. Això implica que l'entrada D del biestable es fa correspondre a l'entrada J del biestable JK i a l'entrada K, negant-la prèviament.

Divisor de Freqüència

Un divisor de freqüència és un bloc (circuit) seqüencial que obté freqüències de rellotge cada cop més lentes a partir d'una freqüència de rellotge original. Per implementar aquest circuit, s'utilitza la característica d'oscil·lador del biestable JK.

Disseny de Sistemes Seqüencials

El procés d'obtenció del circuit d'un sistema seqüencial es divideix en tres fases:

1. Identificar les entrades i les sortides.
2. Obtenir el graf d'estats del sistema.
3. Obtenir la taula de transicions.
4. Obtenir el circuit.

Comptadors i Registres

Comptadors: Són sistemes seqüencials amb una entrada d'impulsos, l'estat dels quals representa el nombre d'impulsos aplicats a l'entrada. El nombre d'estats interns del comptador ha de ser igual al màxim nombre d'impulsos que es desitgen comptar més un, que serà l'estat inicial.

Registres: Són blocs (sistemes) seqüencials formats per un conjunt de biestables que emmagatzemen un conjunt de bits. Segons com s'introdueixen els bits, hi ha registres de càrrega en paral·lel o en sèrie (registres de desplaçament).

Memòries

Memòries: Són sistemes seqüencials on es guarda informació en una posició determinada, que es pot recuperar més tard indicant l'adreça de la posició. Les memòries consten de blocs seqüencials i combinacionals. La seva funció principal és emmagatzemar informació, organitzada en paraules formades per bits. Cal considerar dues característiques: la capacitat i l'organització.

Implementació de Comptadors

La implementació dels comptadors ve determinada pel nombre màxim d'impulsos a comptar, el sistema de numeració utilitzat i el tipus de biestables.