Fundamentos de Pruebas VLSI y Seguridad en Sistemas en Chip (SoC)

Evaluación de Conceptos sobre VLSI y Seguridad en Hardware

Sección 1: Verificación de Conocimientos (Verdadero o Falso)

A continuación se presentan una serie de afirmaciones sobre el diseño y prueba de sistemas integrados. Se ha evaluado su veracidad de la siguiente manera:

• 1. Las pruebas VLSI se han vuelto menos importantes a medida que los tamaños de los transistores disminuyen. Falso
• 2. El diseño de escaneo completo reemplaza todos los flip-flops del circuito con flip-flops de escaneo (SFF). Verdadero
• 3. La "regla de 10" establece que corregir un defecto es 10 veces más costoso en cada nivel superior del sistema (chip → PCB → sistema). Verdadero
• 4. La depuración de SoC (post-silicio) y la verificación de SoC (pre-silicio) son el mismo proceso. Falso
• 5. LBIST y MBIST son las dos clasificaciones más comunes de autoprueba incorporada (BIST). Verdadero
• 6. El modelo de falla de transición (TDF) apunta al retardo acumulativo en toda una ruta de puertas predefinida. Falso
• 7. La cobertura de prueba es el porcentaje de fallas detectadas entre las detectables, y es la métrica más significativa de calidad del patrón. Verdadero
• 8. Las IP blandas (Soft IP) se entregan como archivos GDSII de diseño completamente ubicado y enrutado. Falso
• 9. En el análisis SCOAP, un valor de controlabilidad más alto indica que es más difícil controlar esa señal. Verdadero
• 10. El ataque Meltdown puede realizarse sin acceso físico al sistema víctima. Verdadero
• 11. Spectre afecta únicamente a procesadores Intel y no a arquitecturas ARM o AMD. Falso
• 12. El ataque Rowhammer explota la ejecución especulativa del procesador para leer memoria restringida. Falso
• 13. CLKSCREW puede inducir fallas de hardware directamente desde software sin privilegios de root. Verdadero
• 14. Las políticas de seguridad de SoC solo necesitan definirse durante la fabricación del chip. Falso
• 15. La infraestructura DFT (Design-for-Test) puede reutilizarse para la depuración de silicio (DfD). Verdadero

Sección 2: Definiciones y Terminología Técnica

En esta sección se detallan términos fundamentales para entender la fiabilidad y seguridad en la arquitectura de computadores moderna:

1. Nivel de defecto: Es la fracción de chips defectuosos entre los chips que pasan las pruebas, y se mide en partes por millón (ppm).
2. SCOAP: Es un algoritmo sistemático para calcular medidas de controlabilidad y observabilidad en circuitos digitales.
3. Señal TE (Test Enable): En el diseño de escaneo, esta señal controla si el SFF opera en modo funcional o en modo de prueba.
4. IEEE 1149.1 (JTAG): Es el estándar de escaneo de límites (boundary scan) introducido en 1990.
5. Prueba basada en retardo a velocidad: Aplica dos vectores: el primero lanza una transición y el segundo captura la respuesta a la velocidad nominal del sistema.
6. Defecto vs. Falla: Un defecto es una diferencia involuntaria entre el hardware implementado y su diseño previsto, mientras que una falla es la representación abstracta de ese problema.
7. Compresión de prueba: Técnica que usa un descompresor en chip para expandir los estímulos antes de aplicarlos a las cadenas de escaneo internas.
8. Meltdown: Explota la ejecución especulativa para leer memoria del kernel desde un proceso de usuario sin privilegios.
9. DVFS (Dynamic Voltage and Frequency Scaling): Significa Escalado Dinámico de Voltaje y Frecuencia y se utiliza para mejorar la eficiencia energética de un procesador.
10. Tipos de IP en el ciclo de vida del SoC: Las IP pueden ser de tres tipos: IP Blanda (RTL), IP Dura (GDSII) e IP Firme (optimizadas en estructura).
11. Rowhammer: Induce cambios de bit (bit flips) en celdas de memoria DRAM al acceder repetidamente a filas adyacentes.
12. Validación Pre-silicio y Post-silicio: La validación pre-silicio ocurre antes de que el primer silicio esté disponible, mientras que la validación post-silicio ocurre después de la fabricación.
13. Fallas atascadas (Stuck-at): Modelan que una señal lógica queda permanentemente fija en el valor 0 o 1.
14. Tríada CIA: En políticas de seguridad, este acrónimo significa Confidencialidad, Integridad y Disponibilidad.
15. Cálculo del nivel de defecto: Para calcular el nivel de defecto con una cobertura de fallas del 100%, el valor resultante es DL(1) = 0.